問題が持つ先行関係のみを保証する高速な静的実行順序制御機構

書誌事項

タイトル別名
  • A High Speed Static Synchronization Mechanism without Any Additional Waiting
  • 並列処理アーキテクチャ

この論文をさがす

抄録

並列計算機において高い性能を得るためには 高速な命令実行順序制御機構の開発が重要である本論文では単純なハードウェアによって構成できる 命令のプロセッサ割り当てをコンパイル時に決定する静的順序制御方式について議論する従来の単純なハードウェアによる静的順序制御機構としてバリア型同期が挙げられるバリア型同期機構は構成が単純なため高速な制御が可能であるが すべてのプロセッサが一斉に待ち合わせを行うという同期の性質上 本質的に不要な待ちが生ずるという欠点を持つ本論文では 静的順序制御方式による実行を並列コントロールフローモデルによって抽象化し その特性を示すとともに その特性を利用することによってはじめて可能となる 単純で かつ 不要な待ちを生じない静的順序制御機構を提案する提案する制御機構は一般化静的順序制御機構と呼び プログラムカウンタのほかに それと同程度に単純なカウンタを任意のプロセッサ間に設け これらを協調的に動作させることによって実現される

収録刊行物

被引用文献 (7)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1050564287841380864
  • NII論文ID
    110002723276
  • NII書誌ID
    AN00116647
  • ISSN
    18827764
  • Web Site
    http://id.nii.ac.jp/1001/00014764/
  • 本文言語コード
    ja
  • 資料種別
    journal article
  • データソース種別
    • IRDB
    • CiNii Articles

問題の指摘

ページトップへ