高性能マイクロプロセッサの高速シミュレーションの構想  [in Japanese] Toward High Speed Simulation of High Performance Processor  [in Japanese]

Access this Article

Search this Article

Author(s)

Abstract

集積回路技術の進歩に伴い,マイクロプロセッサの構造は高度化・複雑化している.このような高度なマイクロプロセッサやそれを組み込んだ機器の研究・開発にはその機能や性能をあらかじめ検証するためのシミュレータが不可欠である.しかし,現状のシミュレータは一般に低速である.そこで,スケジューリング計算に計算再利用技術を適用したシミュレーション高速化の構想を述べる.高性能マイクロプロセッサのシミュレーションでは,スケジューリング計算がもっとも時間コストが大きい.一方,スケジューリング計算には局所性がある.たとえば最内ループでは少数のスケジューリングパターンが繰り返されることは明らかである.そこで,多数回繰り返されるスケジューリングパターンを検出した場合に,スケジューリング計算の結果を保存することにより,それ以降の同じ結果になる計算を省略し,高速化する.Microarchitectural simulation is an essential tool in the research and design of processors, compilers, and other system software. However, existing simulators of out-of-order processors run programs thousands of times slower than actual hardware. Here, we toward high speed simulation of high performance processor. Our primary contribution is the computation reuse to the expensive process of simulating an out-of-order microarchitecture. We record the instruction sequence of a loop together with its behavior and the microarchitecture states resulted from the sequence. When we find a recorded state in the out-of-order microarchitecture simulation, we skip the simulation reusing the state until we encounter a sequence unseen previously.

Microarchitectural simulation is an essential tool in the research and design of processors, compilers, and other system software. However, existing simulators of out-of-order processors run programs thousands of times slower than actual hardware. Here, we toward high speed simulation of high performance processor. Our primary contribution is the computation reuse to the expensive process of simulating an out-of-order microarchitecture. We record the instruction sequence of a loop together with its behavior and the microarchitecture states resulted from the sequence. When we find a recorded state in the out-of-order microarchitecture simulation, we skip the simulation reusing the state until we encounter a sequence unseen previously.

Journal

  • IPSJ SIG Notes

    IPSJ SIG Notes 2002(81(2002-ARC-149)), 157-162, 2002-08-22

    Information Processing Society of Japan (IPSJ)

References:  6

Codes

  • NII Article ID (NAID)
    110002775051
  • NII NACSIS-CAT ID (NCID)
    AN10096105
  • Text Lang
    JPN
  • Article Type
    Technical Report
  • ISSN
    09196072
  • NDL Article ID
    6292960
  • NDL Source Classification
    ZM13(科学技術--科学技術一般--データ処理・計算機)
  • NDL Call No.
    Z14-1121
  • Data Source
    CJP  NDL  NII-ELS  IPSJ 
Page Top