FPAA : フィールドプログラマブルアキュムレータアレイ  [in Japanese] FPAA : Field Programmable Accumulator Array  [in Japanese]

Search this Article

Author(s)

    • 越智 裕之 OCHI HIROYUKI
    • 広島市立大学情報科学部情報工学科 Department of Computer Engineering, Faculty of Information Sciences, Hiroshima City University

Abstract

本稿では、今後ますます進歩する半導体技術にふさわしいFPGAアーキテクチャの将来像として、Field Programmable Accumulator Array (FPAA)を提案する。これはFPGAの基本セル中のLUTをALUに置き換えたものである。主な応用を固定語長の数値処理に特化することにより、高速化、高集積化、コンパイルや再構成の容易さなどを狙う。現在のテクノロジで実現可能な第1世代のFPAAチップの試作経過や、近い将来に浮動小数点演算対応、DRAM混載の第3世代FPAAによって非ノイマン型の新たなスーパーコンピューティング向きアーキテクチャが誕生する可能性についても言及する。

This paper proposes the Field Programmable Accumulator Array (FPAA) as an FPGA architecture in a near future. Each cell in an FPAA has an ALU, while each cell in an FPGA has LUTs. FPAAs are useful especially for numerical processing, and we can expect higher-speed, higher-density, easier compilation, and less time for reconfiguration compared with FPGAs. This paper also reports on the first-generation FPAA chip which the author is currently designing, and discusses the possibility of the third-generation FPAAs which has hundreds of floating-point ALUs and on-chip DRAM to establish a new style of supercomputing.

Journal

  • IPSJ SIG Notes

    IPSJ SIG Notes 126, 97-102, 1997-10-28

    Information Processing Society of Japan (IPSJ)

References:  9

Cited by:  2

Codes

  • NII Article ID (NAID)
    110002775160
  • NII NACSIS-CAT ID (NCID)
    AN10096105
  • Text Lang
    JPN
  • Article Type
    Journal Article
  • ISSN
    09196072
  • Data Source
    CJP  CJPref  NII-ELS 
Page Top