マルチスレッド処理をサポートするVLIWプロセッサ・アーキテクチャ

書誌事項

タイトル別名
  • A Multi-Threaded VLIW Processor Architecture

この論文をさがす

抄録

VLIW方式による命令レベル並列処理と複数命令ストリーム実行(マルチスレッド処理)による粗粒度並列処理を行うプロセッサ・アーキテクチャを提案する.本プロセッサでは並列性の抽出(VLIW)と完全なパイプライン・スケジューリングをコンパイラが行うことにより,ハードウェアのオーバヘッドを小さく抑えている.VLIW命令には命令発行遅延サイクル数を指定するフィールドが付加されており,各スレッドにおいて命令間の依存関係を示す情報として用いられる.実行スレッドにおいて依存関係を検出した場合は遅延時間なしに実行スレッドを切り替え,パイプライン・ハザードを回避する.また,内蔵キャッシュのミスヒットにおいても動的に実行スレッドを切り替え,メモリアクセス待ちによる実行遅延を軽減する.本稿ではプロセッサ・アーキテクチャの概要と動作について説明した後,シミュレーションによりマルチスレッド処理の効果を測定する.

収録刊行物

詳細情報 詳細情報について

  • CRID
    1570291227133471872
  • NII論文ID
    110002775176
  • NII書誌ID
    AN10096105
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ