超並列計算機RWC - 1における記憶構成 Memory System for the Massively Parallel Computer RWC - 1

この論文にアクセスする

この論文をさがす

著者

抄録

超並列計算機における記憶階層の要件を整理し、超並列計算機RWC?1におけるメモリの大域的仮想化とデータの共有方式について述べる。RWC?1では、大域仮想アドレスを相対PE番号と局所仮想アドレスに分割し、それぞれに変換機構を設けることによって、アドレス変換の柔軟・簡素化を図っている。また、データの局所化に関して、マルチスレッド環境におけるデータの共有がどうあるべきかを論じ、RWC?1で採用を予定しているShared Virtual Memory () について述べる。This paper describes the memory system design principles of RWC-1, a massively parallel computer. At first, we discuss the requirements for the memory hierarchy of massively parallel computers. Then the global virtual addressing schemes on such machines are discussed. In RWC-1, we propose the simple address-translation method where each virtual address is expressed by a relative processing element number (RPE) and a local virtual address in a PE. Next, we discuss data sharing methods among PEs. In massively parallel computers, data should be localized for the latency reduction and network traffic reduction. We intensively discuss how data should be localized in the multi-thread execution. Refinement of Shared Virtual Memory (SVM) for data-localization/data-copying is proposed in this paper, which will be implemented in RWC-1.

This paper describes the memory system design principles of RWC-1, a massively parallel computer. At first, we discuss the requirements for the memory hierarchy of massively parallel computers. Then the global virtual addressing schemes on such machines are discussed. In RWC-1, we propose the simple address-translation method where each virtual address is expressed by a relative processing element number(RPE) and a local virtual address in a PE. Next, we discuss data sharing methods among PEs. In massively parallel computers, data should be localized for the latency reduction and network traffic reduction. We intensively discuss how data should be localized in the multi-thread execution. Refinement of Shared Virtual Memory(SVM) for data-localization/data-copying is proposed in this paper, which will be implemented in RWC-1.

収録刊行物

  • 情報処理学会研究報告計算機アーキテクチャ(ARC)

    情報処理学会研究報告計算機アーキテクチャ(ARC) 1993(71(1993-ARC-101)), 17-24, 1993-08-19

    一般社団法人情報処理学会

被引用文献:  3件中 1-3件 を表示

各種コード

  • NII論文ID(NAID)
    110002775194
  • NII書誌ID(NCID)
    AN10096105
  • 本文言語コード
    JPN
  • 資料種別
    Technical Report
  • データ提供元
    CJP引用  NII-ELS  IPSJ 
ページトップへ