Charge Packet Count 技術と Dual-Line PWM 信号処理を用いたAD融合最小距離検索回路
書誌事項
- タイトル別名
-
- A Minimum Distance Search Circuit using Dual-Line PWM Signal Processing and Charge Packet Counting Techniques
この論文をさがす
抄録
アナログ・デジタル融合回路アーキテクチャに基づいた最小距離検索回路を0.8μmCMOS技術で設計・試作した.8次元・8ビットPWM信号ベクトルを4ビット・サブPWMパルス列で表現し、そのベクトル間距離演算をスイッチト電流積分法とCharge Packet Count技術により演算する.最小値検索はテジタル領域で実行する.テストチップは24KTr+12Capからなり、1GOPS/W,14MOPS/mm^2を実現した.
収録刊行物
-
- 電子情報通信学会技術研究報告. CPSY, コンピュータシステム
-
電子情報通信学会技術研究報告. CPSY, コンピュータシステム 97 (27), 57-64, 1997-04-25
一般社団法人電子情報通信学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1571698602375482112
-
- NII論文ID
- 110003179815
-
- NII書誌ID
- AN10013141
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles