非同期式回路に適した性能指向レイアウトの一手法

• 高村 明裕

  東京工業大学大学院情報理工学研究科

• 藤井 太郎

  東京工業大学大学院情報理工学研究科

• 南谷 崇

  東京工業大学大学院情報理工学研究科

書誌事項

タイトル別名

• A Method of Performance Driven Layout for Asynchronous Circuits

抄録

本稿では、非同期式回路の速度が活性化パスの平均遅延で決定することに着目し、活性化パスに含まれる期待値が大きい配線に対して優先的にレイアウトを行なうことで性能指向レイアウトを行なう手法を提案する。さらに論理シミュレーションの結果から活性化パスを探索し、提案する方法で配線に対して重みづけを行なってレイアウトを行なうことで、非同期式プロセッサTITAC-1の速度を約20%高速化することができたことを報告する。

収録刊行物

• 電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム

  電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム 95 (23), 9-14, 1995-04-28

  一般社団法人電子情報通信学会

キーワード

• 非同期式回路
• 性能指向レイアウト
• 要求-応答方式
• 活性化パス

詳細情報

• CRID: 1572824502213425792
• NII論文ID: 110003194057
• NII書誌ID: AN10012998
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles