非同期式プロセッサTITAC-2のアーキテクチャ

• 高村 明裕

  東京工業大学 大学院 情報理工学研究科

• 桑子 雅史

  東京工業大学 大学院 情報理工学研究科

• 上野 洋一郎

  東京工業大学 大学院 情報理工学研究科

• 南谷 崇

  東京工業大学 大学院 情報理工学研究科

書誌事項

タイトル別名

• Architecture of 32-bit Asynchronous Processor TITAC-2

抄録

同期式回路におけるクロックスキュー問題、増大する消費電力の問題を解決する一つの方法として、クロック信号を用いない非同期式回路が注目されている。我々は高速な32bit非同期式プロセッサTITAC-2(Tokyo Institute of Technology Asynchronous Computer)を設計・製作中である。本稿では、TITAC-2のアーキテクチャ及び回路構成法について説明する。

収録刊行物

• 電子情報通信学会総合大会講演論文集

  電子情報通信学会総合大会講演論文集 1996 (1), 76-, 1996-03-11

  一般社団法人電子情報通信学会

詳細情報

• CRID: 1570291227497782528
• NII論文ID: 110003245715
• NII書誌ID: AN10471452
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles