FPGAによる1.5Mbit/s VLMS-MLSE等化器の構成と特性

• 田野 哲

  NTTワイヤレスシステム研究所

• 斉藤 洋一

  NTTワイヤレスシステム研究所

書誌事項

タイトル別名

• Design and Performance of 1.5Mbit/s VLMS(Variable-gain Least Mean Squares) - MLSE(Maximum Likelihood Sequence Estimation) Eqaulizer using FPGAs(Field Programable Gate Arrays)

抄録

移動通信におけるメガビットオーダーの高速信号伝送を実現する場合に必要不可欠なものとなる遅延歪み補償技術として, VLMS-MLSE等化器を取り上げ, その回路規模の低減法を提案する. さらに, 等化器をFPGAを用いて室内試作し, QPSKを適用した1.5Mbit/s室内信号伝送系においてその特性を評価した. 試作した等化器は約40kgate相当で構成され, 少なくとも1.5Mbit/sのスル-プットを確保できる. また, 遅延分散650nsecの2波独立のマルチパスレイリーフェージング伝送路においてフロア誤りを10^<-5>以下に抑圧し, 8シンボルで初期収束が完了する優れた同期特性も実験により検証した.

収録刊行物

• 電子情報通信学会技術研究報告. A・P, アンテナ・伝播

  電子情報通信学会技術研究報告. A・P, アンテナ・伝播 96 (304), 73-78, 1996-10-17

  一般社団法人電子情報通信学会

キーワード

• 高速移動通信
• 適応等化
• 量子化VLMSアルゴリズム
• 回転群

詳細情報

• CRID: 1573105977265977600
• NII論文ID: 110003247536
• NII書誌ID: AN10060764
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles