VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法

• 藤岡 涼

• 片山 清和

• 小林 良太郎

書誌事項

タイトル別名

• VT CMOS オ モチイタ データキャッシュ デ ノ セイノウ テイカ オ アドレス ヨソク オ モチイテ テイゲン スル シュホウ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 101 (384), 75-82, 2001-10-26

  東京 : 電子情報通信学会

キーワード

• リーク電流
• L1データキャッシュ
• leakage current
• L1 data cache
• address prediction

詳細情報

• CRID: 1520009408273923072
• NII論文ID: 110003195558
• NII論文ID: 110003280538
• NII論文ID: 110003317931
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 5976492
• NDL書誌ID: 5976641
• NDL書誌ID: 5976640
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5976492
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5976641
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5976640
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles