FPGA間配線問題に対するニューロンフィルタアルゴリズムの提案

• 竹中 要一

  大阪大学大学院基礎工学研究科情報数理系専攻

• 船曵 信生

  大阪大学大学院基礎工学研究科情報数理系専攻

書誌事項

タイトル別名

• A Neuron Filter Algorithm for Board-Level Routing Problems in FPGA-Based Logic Emulation Systems

抄録

本論文では, 論理エミュレーションシステムにおけるFPGA間の配線問題(BLRP)に対するニューラルネットワーク解法において, ノンフィードバック・ニューロンフィルタの提案を行う.部分機能を担う複数のFPGAの相互結合による論理エミュレーションシステムは, 大規模デジタルシステムの開発機関の短縮を可能とする.BLRPとは, 与えられたネットリスクを基にFPGA間ネットのクロスバースイッチを介した配線配置を行う, NP完全クラスに属する問題組合せ最適化である.本論文では, BLRPに対するニューロンフィルタアルゴリズム, 及び, ニューロンフィルタの新しい適用方法の提案を行う.シミュレーションによる評価を行い, 提案解法が従来解法との比較において高速且つ高い配線能力を有していることを示す.
In this paper, we propose a non-feedback neuron filter algorithm in the neural network. for the board-level routing problem (BLRP) in an FPGA-based logic emulation system. For a rapid prototyping of large scale digital systems, multiple FPGA's provide an efficient logic emulation system, where signals or nets between design partitions embedded on different FPGA's are connected through crossbars. We propose a new neuron filter algorithm to satisfy the two constraints of the problem simultaneously. The simulation results in randomly generated benchmark size instances show that our neuron filter algorithm with the thinning out application provides the better routing capability with the shorter computation time.

収録刊行物

• 電子情報通信学会技術研究報告. NLP, 非線形問題

  電子情報通信学会技術研究報告. NLP, 非線形問題 98 (443), 23-29, 1998-12-07

  一般社団法人電子情報通信学会

キーワード

• ニューラルネットワーク
• ニューロンフィルタ
• FPGAベース論理エミュレーションシステム
• Thinning Out 法

詳細情報

• CRID: 1570009752433716352
• NII論文ID: 110003292070
• NII書誌ID: AN10060800
• 本文言語コード: en
• データソース種別:
  • CiNii Articles