スーパーセルにおける配置コスト関数のモデル化  [in Japanese] Modeling of Placement Cost Function for Super-cell  [in Japanese]

Search this Article

Author(s)

    • 秋濃 俊郎 AKINO Toshiro
    • 近畿大学 生物理工学部 電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University

Abstract

静的な基板バイアスを印加して、ソース端子が電圧源及び接地に直接接続する全てのプルアソプ/プルダウン・トランジスタを高い閾値電圧にし、低い閾値電圧のNMOSのみを使用し同PMOSは使わない、ドミノCMOS回路を提案した[1,2,3]。更に、早いタイミング収束を達成するため、この回路の論理機能部分や駆動インバータ部分のトランジスタ幅を、配線RC負荷に応じて連続的に変わり得るスーパーセルのレイアウト構造を提案した[4,5,6]。本稿では、典型的な標準セルとしてAO123(2人力ANDが3並列ORで反転)セルを取り上げ、そのレイアウト構造を再検討する。0.35pmプロセスでBSIM3v3モデルによる回路シミュレーション実験により、トランジスタ幅と配線RC負荷及びファンアウト容量負荷の3つの指標を独立変数とした遅延モデルを確立し、スーパーセルの配置コスト関数を検討する。

We proposed a circuit scheme making the most of pull-up/pull-down transistors with high threshold voltages by static substrate-biases. Here, the source terminals of these transistors were only connected to the base of power supply and ground. We reduced the area of domino CMOS circuits only by using NMOS and by not using PMOS both having low threshold voltages [l,2,3]. Furthermore, in order to achieve a quick timing closure, we proposed a super-cell layout architecture with continuously variable transistor width for both parts of logic function and drive inverter in the Domino CMOS circuit [4,5,6]. In this paper, we improve the above layout architecture for AO 123 (2-input AND/3-paralallel OR) as a typical cell and establish a delay model to three independent measures of transistor width, interconnection RC, and fan-out capacitance, using a circuit simulator based on the BSIM3v3 model of 0.35um CMOS process. Thus, we can model the placement cost function for the super-cell.

Journal

  • Technical report of IEICE. VLD

    Technical report of IEICE. VLD 101(144), 67-74, 2001-06-22

    The Institute of Electronics, Information and Communication Engineers

References:  13

Cited by:  8

Codes

  • NII Article ID (NAID)
    110003295200
  • NII NACSIS-CAT ID (NCID)
    AN10013323
  • Text Lang
    JPN
  • Article Type
    Journal Article
  • ISSN
    09135685
  • NDL Article ID
    5836816
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  CJPref  NDL  NII-ELS 
Page Top