高速MLSE型等化器LSI
書誌事項
- タイトル別名
-
- A Highspeed MLSE Equalizer LSI for Mobile Communication
この論文をさがす
抄録
数Mbit/s〜数十Mbit/sの信号に対して, 1チップでリアルタイム処理可能な高速のMLSE(Maximum Likelihood Sequence Estimation)型適応等化器(VLMS-LSI)を開発した. 本LSIは遅延時間差が1シンボル周期程度の遅延波等化機能と, 2ブランチ合成ダイバーシチ機能を有する. 本LSIの回路規模は約70kgateであり, 電源電圧は3.3V単一で動作する. 特性評価のため一例として, 6.144Mbit/s-QPSK実験系を用いて2波等レベル独立レーリーフェージング下での特性を測定し, ビット誤り率のフロアがシングルブランチの場合で10^<-5>以下, 合成ダイバーシチの場合10^<-6>以下に抑圧できることを確認した. また54.912Mbit/s-QPSKに対する基本特性を確認し, 高速信号伝送への適用の可能性を明らかにした. なお消費電力はビットレートに比例し, 10Mbit/sの場合で170mWであった.
収録刊行物
-
- 電子情報通信学会技術研究報告. RCS, 無線通信システム
-
電子情報通信学会技術研究報告. RCS, 無線通信システム 97 (266), 21-26, 1997-09-24
一般社団法人電子情報通信学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1570009752537625216
-
- NII論文ID
- 110003304693
-
- NII書誌ID
- AN10060822
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles