マルチガギガビット時代のDRAM回路設計技術  [in Japanese] Circuit Design Technique for Multi-giga-bit DRAMs  [in Japanese]

Search this Article

Author(s)

Abstract

微細化によるビットコスト低減でトレンドに沿って大容量化/高性能化を進めてきたDRAMであるが, 微細化が physical limitに近づくにつれてさまざまな技術課題が顕在化してきている. このような状況下で従来のトレンドを維持していくための技術や、一方でシステムインテグレーションという言葉に代表される従来のDRAMのトレンドをブレークスルーする技術開発が叫ばれる中での今後のDRAMに要求される技術とは何か?これらの課題を克服していく技術を回路設計技術に主眼をおいて, マルチギガビット時代のDRAMについての展望を述べる.

This paper describes amulti giga bit DRAM technologies focused on circuit design. Process and device technique less than 0.15um induce some kind of problems to achieve high performance DRAM. To solve these problems, key circuits design technique have been introduced as follows. Sense amplifire circuits and low Vth transistor logic with power management are useful for high spped at low voltage. Long data retaintion cuircuit technique good for mobile equipments is required. Additionally, testability, redundancy and new device structure DRAM are presented. These circuit technologies will provide not only multi giga bit DRAM but also multi media system LSI near future.

Journal

  • Technical report of IEICE. SDM

    Technical report of IEICE. SDM 97(316), 61-67, 1997-10-16

    The Institute of Electronics, Information and Communication Engineers

References:  13

Codes

  • NII Article ID (NAID)
    110003309478
  • NII NACSIS-CAT ID (NCID)
    AN10013254
  • Text Lang
    JPN
  • Article Type
    REV
  • Data Source
    CJP  NII-ELS 
Page Top