SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法  [in Japanese] A New Multiple Transistor Parameter Design Methodology based on a SoC Performance Evaluation Function  [in Japanese]

Search this Article

Author(s)

Abstract

低電圧化したCMOSの性能を引出すには速度、動作電力、待機電力の3者を調停する最適なV_<TH>、V_<DD>、T_<OX>の設定が必須である。このような最適化を、多数ブロックから成り、複数のV_<TH>、V_<DD>、T_<OX>を使用する複雑なSoCにおいて実現するため、SoCの性能を1個の数値で代表できる評価関数(拡張エネルギ遅延積)を提案し、その妥当性を示した。この評価関数を用いると、最小値探索等によって最適なV_<TH>、V_<DD>、T_<OX>割当てを機械的に決定することができる。本方法により種々のSoC構成についてV_<TH>等を複数化する効果を評価したところ、特に要求速度が異なるブロックが混載されたSoCで有効性が高いケースが多いことが判った。

For scaled low voltage CMOS, V_<TH>, V_<DD> and T_<OX> must be highly optimized to achieve both low power and high speed. To perform such optimization for complex system-on-a-chip's (SoCs) consisting of multiple blocks, and using multiple V_<TH>, V_<DD> and T_<OX>, a new performance evaluation function is proposed. It was confirmed that optimized assignment of multiple V_<TH>, V_<DD> and T_<OX> can be automatically determined by simply evaluating or searching for the minimum of the function. It was also found that the use of multiple parameters is particularly effective for SoCs consisting of circuit blocks with different speed requirements.

Journal

  • Technical report of IEICE. SDM

    Technical report of IEICE. SDM 101(573), 67-73, 2002-01-15

    The Institute of Electronics, Information and Communication Engineers

References:  5

Codes

  • NII Article ID (NAID)
    110003311150
  • NII NACSIS-CAT ID (NCID)
    AN10013254
  • Text Lang
    JPN
  • Article Type
    ART
  • ISSN
    09135685
  • NDL Article ID
    6086399
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  NDL  NII-ELS 
Page Top