パスバランス回路における遅延不確かさの統計的解析  [in Japanese] A Statistical Delay-Uncertainty Analysis of Path-Balanced Circuits  [in Japanese]

Search this Article

Author(s)

Abstract

本稿では, 回路性能最適化が回路遅延の不確かさに与える統計的影響について議論する.回路性能最適化には回路中の各パスの遅延時間を均一化(パスバランス化)する働きがある.つまり, 長いパスは遅延時間が短くなるように最適化され, 短いパスは遅延時間が長くなるように最適化される.回路性能最適化によってパスバランス化された回路では, 回路遅延の統計的性質によって, 遅延計算誤差や製造ばらつき, 動作条件の変動などによる遅延不確かさの影響が増大する.回路性能の最適化が十分に行われた回路では, 遅延制約を満たさない可能性が生じる.本稿では, パスバランス化によって回路の遅延分布が遅延が増加する方向へ移動する例を紹介し, 回路性能の最適化によって回路遅延の不確かさが増大する問題を提起する.

This paper discusses the statistical effect of performance optimization to the uncertainty in circuit delay.Performance optimization has an effect of balancing the delay of each path in the circuit, i.e.the delay of long paths are shortened and the delay of short paths are lengthened.In these path-balanced circuits, the uncertainty in circuit delay, which are caused by delay calculation error, manufacturing variability, fluctuation of operating condition, etc., becomes worse by the statistical characteristic of delay.Thus, a highly-optimized circuit may not satisfy delay constraints.In this paper, we demonstrate some examples that the statistically-distributed circuit delay is increased by path-balancing, and we then raise a problem that performance optimization increases the uncertainty in circuit delay.

Journal

  • Technical report of IEICE. ICD

    Technical report of IEICE. ICD 100(474), 17-22, 2000-11-30

    The Institute of Electronics, Information and Communication Engineers

References:  14

Codes

  • NII Article ID (NAID)
    110003317729
  • NII NACSIS-CAT ID (NCID)
    AN10013276
  • Text Lang
    JPN
  • Article Type
    ART
  • ISSN
    09135685
  • NDL Article ID
    5602016
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  NDL  NII-ELS 
Page Top