167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発

• 山田 哲也

  (株)日立製作所 中央研究所

• 荒川 文男

  (株)日立製作所 中央研究所

• 林 伴一

  (株)日立製作所 中央研究所

• 戸塚 米太郎

  (株)日立製作所 中央研究所

• 西井 修

  (株)日立製作所 中央研究所

書誌事項

タイトル別名

• Design of Floating Point unit for 167MHz 0.4W 1.2GFLOPS Microprocessor

抄録

0.18μm、5層配線CMOSプロセスを用いて2命令発行のスーパースカラマイクロプロセッサ向けの浮動小数点ユニットを開発した。1.8Vにて167MHzで動作する。消費電力は0.4Wである。本浮動小数点ユニットはIEEE-754規格に準拠する。3Dグラフィックス強化のために内積演算器を内蔵し、1.2GFLOPSを達成する。低電力化のために浮動小数点ユニットを使用しない命令をNOP命令に置換えるハードウェアを内蔵した。

収録刊行物

• 電子情報通信学会技術研究報告. ICD, 集積回路

  電子情報通信学会技術研究報告. ICD, 集積回路 99 (398), 29-35, 1999-10-28

  一般社団法人電子情報通信学会

キーワード

• FPU
• レジスタ
• フォワーディング
• NOP
• 内積演算
• スーパースカラ

詳細情報

• CRID: 1573950402203560576
• NII論文ID: 110003318394
• NII書誌ID: AN10013276
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles