SA-1-3 階層分割による System On a Chip 向けチップレベル電力見積もりの一手法

• 中村 祐一

  NECラボラトリーズ

• 井上 俊明

  NECラボラトリーズ

• 中島 将行

  NECエレクトロンデバイス

• 中谷 隆

  NECエレクトロンデバイス

• 滝田 勲

  NECエレクトロンデバイス

• 豊田 徹

  NECエレクトロンデバイス

書誌事項

タイトル別名

• A Chip Scale Power Estimation Method for System On a Chip based on Hierarchical Partitioning

収録刊行物

• 電子情報通信学会ソサイエティ大会講演論文集

  電子情報通信学会ソサイエティ大会講演論文集 2001 255-256, 2001-08-29

  一般社団法人電子情報通信学会

詳細情報

• CRID: 1573105977220115712
• NII論文ID: 110003348632
• NII書誌ID: AN10489017
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles