キャッシュ・ミス頻発ロード命令の特徴解析  [in Japanese] Characterization Analysis for Delinquent Loads  [in Japanese]

Search this Article

Author(s)

Abstract

近年, マイクロプロセッサの性能は半導体製造技術の進歩に伴い飛躍的に向上した.一方, 主記憶として利用されるDRAMは高速化が難しく, その動作周波数はマイクロプロセッサより2桁小さい.このため, 主記憶がマイクロプロセッサの性能を抑制するという問題(メモリ・ウォール問題)の解決がコンピュータ・システム性能向上の大きな鍵となっている.筆者らの研究グループではキャッシュ・ミスを頻発させるロード命令に着目し, キャッシュ・ミス・ペナルティを低減する技術を開発中である.キャッシュ・ミス頻発ロード命令は全キャッシュ・ミスの80%以上を発生させ性能へ大きな影響を与える.本稿では, このロード命令によるキャッシュ・ミスの状況を明らかにするために, 複数のベンチマーク・プログラムおよび入力データを対象とした調査を行なった.その結果, キャッシュ・ミスは多重ループ内におけるポインタ参照, 多次元配列アクセス, もしくは構造体配列アクセス時に発生していることが判明した.また, キャッシュ・ミスが頻発するデータをロードする命令およびストアする命令のいずれも, 入力にあまり依存しない場合が多いことが明らかになった.

In recent years, the performance of microprocessors has been improved extremely. On the other hand, DRAMs, commonly used as the main memory, is about 100 times as slow as microprocessors. In this situation, DRAMs suppress the performance of microprocessors. This problem is commonly called Memory Wall Problem. For the performance improvement of computer systems, it is very important to solve this problem. Currently, the authors are developing cache miss penalty reduction techniques focused on the delinquent loads which cause the cache misses frequently. Such load instructions are responsible for 80% of all the cache misses, and deteriorate the performance. In this paper, to reveal the cause of cache misses, the authors investigate the memory access patterns for several benchmark programs.

Journal

  • IPSJ SIG Notes

    IPSJ SIG Notes 165, 1-6, 2005-11-30

    Information Processing Society of Japan (IPSJ)

References:  8

Cited by:  1

Codes

  • NII Article ID (NAID)
    110003482869
  • NII NACSIS-CAT ID (NCID)
    AN10096105
  • Text Lang
    JPN
  • Article Type
    Journal Article
  • ISSN
    09196072
  • NDL Article ID
    7766946
  • NDL Source Classification
    ZM13(科学技術--科学技術一般--データ処理・計算機)
  • NDL Call No.
    Z14-1121
  • Data Source
    CJP  CJPref  NDL  NII-ELS 
Page Top