メモリ配置最適化によるウェイ予測キャッシュの低消費電力化

• 今井 陽平

• 本田 晋也

• 冨山 宏之

Bibliographic Information

Other Title

• メモリ ハイチ サイテキカ ニ ヨル ウェイ ヨソク キャッシュ ノ テイショウヒ デンリョクカ

Journal

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 105 (644), 37-42, 2006-03-09

  東京 : 電子情報通信学会

Keywords

• 低消費電力
• low power
• caches
• way prediction
• code placement technique

Details

• CRID: 1520290882753093888
• NII Article ID: 110004680253
• NII Article ID: 110004680317
• NII Book ID: AA1123312X
• ISSN: 09135685
• NDL BIB ID: 7879729
• NDL BIB ID: 7879857
• Web Site: http://id.ndl.go.jp/bib/7879729
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I7879729
• Web Site: http://id.ndl.go.jp/bib/7879857
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I7879857
• Text Lang: ja
• NDL Source Classification:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• Data Source:
  • NDL
  • CiNii Articles
  • KAKEN