コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ An Analysis on a Tradeoff between Reliability and Performance and a Reliable Cache Architecture for Computer Systems

Search this Article

Author(s)

Abstract

本稿では,コンピュータシステムが様々なメモリ部品から構成される点に着目し,コンピュータシステム全体としての信頼性を議論する.具体的には,SRAMとDRAMのソフトエラー率の違いに着目し,一般的なコンピュータシステムにおいては,信頼性と性能の間にトレードオフが存在することを解析する.また,信頼性と性能を両立する「高信頼性キャッシュアーキテクチャ」を提案する.高信頼性キャッシュアーキテクチャにおいては,二つの動作モード,すなわち,信頼性モード及び性能モードを導入する.キャッシュメモリの動作モードを制御することにより,コンピュータシステムの信頼性と性能を両立する.計算機実験により,提案する高信頼性キャッシュアーキテクチャがコンピュータシステムの信頼性と性能を両立することを示す.

In this paper, we discuss reliability of a computer system which consists of various IC components. We focus on the difference between SERs of SRAM and DRAM memories and analyze a tradeoff between reliability and performance of a computer system. We also propose reliable cache architectures for both reliability and performance. We introduce reliability and performance modes for reliable cache architectures. Controlling the operation mode of a computer system decreases vulnerability of a computer system under a certain performance constraint. Our experiments show that switching the operation modes of the cache memories affects performance and reliability of a computer system and is effective for tuning its performance and reliability.

Journal

  • 情報処理学会研究報告. SLDM, [システムLSI設計技術]

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 126, 93-98, 2006-10-26

    Information Processing Society of Japan (IPSJ)

References:  15

Cited by:  3

Codes

  • NII Article ID (NAID)
    110004839515
  • NII NACSIS-CAT ID (NCID)
    AA11451459
  • Text Lang
    ENG
  • Article Type
    Journal Article
  • ISSN
    09196072
  • NDL Article ID
    8526993
  • NDL Call No.
    Z14-1121
  • Data Source
    CJP  CJPref  NDL  NII-ELS 
Page Top