走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作  [in Japanese] Physical Design for Low-Power Multiplier applying Run time Power Gating  [in Japanese]

Search this Article

Author(s)

    • 武田 清大 TAKEDA Seidai
    • 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology
    • 香嶋 俊裕 KASHIMA Toshihiro
    • 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology
    • 大久保 直昭 OHKUBO Naoaki
    • 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology

Abstract

本稿では、走行時パワーゲーティング方式を32bit乗算器に適用した際のリーク電力低減効果、遅延時間への影響、ウェイクアップ時の遅延時間への影響を示す。本方式では被演算数の大きさに着目し、片方、もしくは両方の被演算数が16bit以下の大きさであれば、動的にパワーゲーティングを行い、演算に使用しない回路部分でのリーク電力を低減する。この回路についてASPLA90nmプロセスにて設計、試作を行った。レイアウトから抽出したデータをもとにシミュレーション評価した結果、室温状態での消費電力は走行中で最大約56%、待機中で約24%低減可能であることが分かった。走行時パワーゲーティングの適用によって遅延時間は約18%減少し、ウェイクアップ時には遅延時間が約21%増大した。

This paper describes a physical design methodology for 32bit multiplier applying Run Time Power Gating (RTPG). This multiplier has a scheme to dynamically reduce the leakage power according to a bit size of multiplied values. If one or both multiplied values have less than 16bit value, power gating is dynamically applied to the part of logic gates that need not to calculate output values. We design and implement this multiplier using ASPLA 90nm technology and analyze the leakage power, the circuit delay and wakeup time overhead. Experimental results show that this scheme enables to reduce the total power of multiplier up to 56% in the active mode, 24% in standby mode respectively under the room temperature. By applying the RTPG, the circuit delay is about 18% faster and wakeup time is about 21% slower than non power gating design.

Journal

  • IEICE technical report

    IEICE technical report 106(389), 13-18, 2006-11-23

    The Institute of Electronics, Information and Communication Engineers

References:  3

Cited by:  6

Codes

  • NII Article ID (NAID)
    110005717364
  • NII NACSIS-CAT ID (NCID)
    AN10013323
  • Text Lang
    JPN
  • Article Type
    Journal Article
  • ISSN
    09135685
  • NDL Article ID
    8571751
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  CJPref  NDL  NII-ELS 
Page Top