ランタイムパワーゲーティングを適用した乗算器を用いた消費電力に影響する要因の解析  [in Japanese] Analysis for factors that affect power dissipation for Multiplier applying Run Time Power Gating  [in Japanese]

Search this Article

Author(s)

    • 武田 清大 TAKEDA Seidai
    • 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology
    • 香嶋 俊裕 KASHIMA Toshihiro
    • 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology
    • 大久保 直昭 OHKUBO Naoaki
    • 芝浦工業大学大学院 工学研究科 電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology

Abstract

本稿では、走行時パワーゲーテリング方式を32bit乗算器に適用した回路を用いた解析によって、動的にスリープ制御を行った場合に消費電力へ影響する要因について示す。用いた回路は被演算数の大きさに着目し、片方、もしくは両方の被演算数が16bit以下の大きさであれば、動的にスリープ制御を行い、演算に使用しない回路部分でのリーク電力を低減する。ASPLA90nmプロセスにて設計したレイアウトから抽出したデータをもとにシミュレーション評価した結果85℃の高温状態での乗算アレイでの平均リーク電流は動作中に回路の一部(全体の約51%のセル数)をスリープさせた場合で最大約46%低減可能であるが、スリープ状態が開始されてから乗算アレイのリーク電流が低減され始めるまでに約20ns程度、最大低減可能になるまで約1200ns必要であることが分かった。

This paper describes major factor that affect power dissipation for dynamic sleep control. We analyzed factors through power analysis for a 32bit multiplier applying Run Time Power Gating(RTPG). This multiplier has a scheme to dynamically reduce the leakage power according to bit size of multiplied values. If one or both multiplied values have less than 16bit value, power gating is dynamically applied to the part of logic gates that need not to calculate output values. We design and implement this multiplier using ASPLA 90nm technology and analyze the leakage power. Experimental results show that this scheme enables to reduce the average leakage power of multiplier in circuit by up to 46% putting a part of multiplier into sleep at 85℃, however, It required approximately 20ns from he sleep start to the point at which leakage current in the multiplier circuit begins to reduce. Also it required approximately1.2us to achieve maximum leakage power reduction.

Journal

  • IEICE technical report

    IEICE technical report 106(549), 81-85, 2007-03-02

    The Institute of Electronics, Information and Communication Engineers

References:  6

Codes

  • NII Article ID (NAID)
    110006248813
  • NII NACSIS-CAT ID (NCID)
    AN10013323
  • Text Lang
    JPN
  • Article Type
    ART
  • ISSN
    09135685
  • NDL Article ID
    8706788
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  NDL  NII-ELS 
Page Top