論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法

• 中村 一博

• 成瀬 智啓

• 高木 一義

書誌事項

タイトル別名

• ロンリ カイロ ノ SAT ベース ケイシキテキ ケンショウ ノ コウソクカ ノ タメノ BDD オ モチイタ CNFシキ セイセイ シュホウ
• Efficient translation of logic circuits to CNF formulae with BDD for acceralating SAT-based formal verification
• システムLSI設計技術・組込みシステム
• システム LSI セッケイ ギジュツ クミコミ システム

収録刊行物

• 情報処理学会研究報告 = IPSJ SIG technical reports

  情報処理学会研究報告 = IPSJ SIG technical reports 2007 (27), 107-112, 2007-03

  東京 : 情報処理学会

キーワード

• 充足可能性判定
• 二分決定グラフ
• 和積標準形論理式
• 形式的検証
• 論理回路
• SAT
• BDD
• CNF formulae
• formal verification
• logic circuits

詳細情報

• CRID: 1520853834453297152
• NII論文ID: 110006250247
• NII書誌ID: AN10539294
• ISSN: 09196072
• NDL書誌ID: 8707702
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I8707702
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZM13(科学技術--科学技術一般--データ処理・計算機)
• データソース種別:
  • NDL
  • CiNii Articles