製造後にタイミング補正可能なオンチップバスアーキテクチャ

• 山口 聖貴

• 室山 真徳

• 石原 亨

書誌事項

タイトル別名

• セイゾウゴ ニ タイミング ホセイ カノウナ オンチップ バス アーキテクチャ
• An on-chip bus architecture for post-fabrication timing calibration
• ディペンダブルコンピューティング
• ディペンダブル コンピューティング

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 107 (337), 55-60, 2007-11-20

  東京 : 電子情報通信学会

キーワード

• 製造ばらつき
• Deep Sub-Micron
• 製造後性能補償
• CMOS
• Process Variation
• Post-Fabrication Performance Compensation

詳細情報

• CRID: 1520009407141010304
• NII論文ID: 110006533588
• NII論文ID: 110006533964
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 9291404
• NDL書誌ID: 9291257
• Web Site: http://id.ndl.go.jp/bib/9291404
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9291404
• Web Site: http://id.ndl.go.jp/bib/9291257
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9291257
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles
  • KAKEN