拡張テンプレート動き検出用4画素精度ビット切り詰め型探索ユニットの設計  [in Japanese] Four-Pixel accuracy Motion Estimation Unit using Bit-Truncation for Multiple Extended Templates  [in Japanese]

Search this Article

Author(s)

Abstract

ビット幅を2ビットに切り詰めたエッジ抽出成分の差分絶対値和に,1ビットに切り詰めたブロック構成ラインごとの平均値の差分絶対値を併用することで探索精度の低下を抑える新たなブロックマッチング法を開発した.本稿ではこの新たなマッチング法を,ブロック間のSAD共有率の高まる2×2ブロック拡張の異形状拡張テンプレート併用法に組み合わせることで,1080i対応の階層型動き検出器の一次探索部の4画素精度探索ユニットの設計を行った.この探索ユニットはPE480個からなる.PEアレイ部,その出力より拡張テンプレートごとの予測ブロックとの間の不一致度(差分絶対値和)を算出する部分和演算部,最小の差分絶対値和を検出する比較部で構成している.0.18μm5層メタル配線のCMOSテクノロジを用い,周波数108MHzで動作させる条件で設計したところ,実効探索並列度1当たりの面積が別途設計の3×3ブロック拡張,ビット切り詰め無しのものに比べ65%低減された結果,全体のレイアウト面積は1.96×1.96mm^2となった.

We proposed a block matching method using bit-truncated images composed of an high frequency 2-bit component and a low frequency 1-bit component for the accurate motion estimation. Combining this matching method with an effective different extended template method in which the matching is executed between packaged neighboring blocks up to 2×2, we designed a first-stage motion estimation unit for the hierarchical HDTV (1080i) motion estimator. It is composed of a 480PE array part, a partial sum part for SAD calculations of the extended templates and a comparing part for detection of the minimum SAD. The mask pattern layout of 1.96×1.96mm^2 has been designed on the 108MHz operation condition by using 0.18μm five-layer metal CMOS technology.

Journal

  • IEICE technical report

    IEICE technical report 107(382), 71-76, 2007-12-06

    The Institute of Electronics, Information and Communication Engineers

References:  10

Cited by:  4

Codes

  • NII Article ID (NAID)
    110006546967
  • NII NACSIS-CAT ID (NCID)
    AN10013276
  • Text Lang
    JPN
  • Article Type
    Proceedings
  • ISSN
    09135685
  • NDL Article ID
    9327916
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  CJPref  NDL  NII-ELS 
Page Top