ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価

• 白井 利明

• 香嶋 俊裕

• 武田 清大

Bibliographic Information

Other Title

• ラン タイム パワー ゲーティング オ テキヨウシタ MIPS R3000 プロセッサ ノ ジッソウ セッケイ ト ヒョウカ
• Physical design and Evaluation of MIPS R3000 processor applying Run Time Power Gating
• システムLSI設計技術
• システム LSI セッケイ ギジュツ

Journal

• 情報処理学会研究報告 = IPSJ SIG technical reports

  情報処理学会研究報告 = IPSJ SIG technical reports 2008 (2), 43-48, 2008-01

  東京 : 情報処理学会

Keywords

• MTCMOS回路
• パワーゲーティング
• リーク電力
• 消費電力
• MTCMOS circuits
• Power Gating
• Leakage Power
• Power Dissipation

Details

• CRID: 1520572359483281664
• NII Article ID: 110006624727
• NII Book ID: AN10539294
• ISSN: 09196072
• NDL BIB ID: 9373468
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9373468
• Text Lang: ja
• NDL Source Classification:
  • ZM13(科学技術--科学技術一般--データ処理・計算機)
• Data Source:
  • NDL
  • CiNii Articles