チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486-kb FD-SOI SRAM

• 山口 幸介

• 藤原 英弘

• 竹内 隆

Bibliographic Information

Other Title

• チップカン バラツキ ホセイ キノウ オ ユウスル キバン バイアス セイギョ オ モチイタ 0 42V ドウサ 486 kb FD SOI SRAM
• An inter-die variability compensation scheme for 0.42-V 486-kb FD-SOI SRAM using substrate control
• 集積回路
• シュウセキ カイロ

Journal

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 108 (347), 131-136, 2008-12

  東京 : 電子情報通信学会

Keywords

• SRAM
• FD-SOI CMOS
• 基板バイアス制御
• チップ間ばらつき
• Substrate-bias control
• Inter-die variability

Details

• CRID: 1520290883551278080
• NII Article ID: 110007114332
• NII Book ID: AA1123312X
• ISSN: 09135685
• NDL BIB ID: 9764404
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9764404
• Text Lang: ja
• NDL Source Classification:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• Data Source:
  • NDL
  • CiNii Articles
  • KAKEN