負論理回路実装による光再構成の高速化手法

• 森脇 烈

• 渡邊 実

書誌事項

タイトル別名

• フロンリ カイロ ジッソウ ニ ヨル ヒカリ サイコウセイ ノ コウソクカ シュホウ
• A configuration speed acceleration method using negative logic implementation
• VLSI設計技術
• VLSI セッケイ ギジュツ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 109 (201), 67-70, 2009-09

  東京 : 電子情報通信学会

キーワード

• FPGA
• 光再構成型ゲートアレイ
• 負論理
• 光再構成
• FPGAs
• Optically Reconfigurable Gate Arrays
• ORGAs
• Negative Logic
• Optical reconfiguration

詳細情報

• CRID: 1520853834239389952
• NII論文ID: 110007387483
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 10391127
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I10391127
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles