セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成 Enumeration and Synthesis of Shift Register Equivalents for Secure Scan Design

この論文をさがす

著者

抄録

セキュリティとテスタビリティは相反する性質であるが,それらを両立させることは重要である.セキュア(安全)でテスタブル(テスト容易)な回路設計が望まれている.筆者らは,代表的なテスト容易化設計手法であるスキャン設計において,シフトレジスタ等価回路を利用した安全でかつテスト容易なスキャン設計法を提案した.そのセキュリティレベルとして,攻撃者がスキャンレジスタの構造を推定する確率は,シフトレジスタと等価な回路数の逆数に比例することから,シフトレジスタ等価回路の個数を明らかにすることは重要である.本論文では,いくつかの線形回路構造を対象に,それらのシフトレジスタ等価回路族の濃度(回路数)や,それらを含む全体のシフトレジスタ等価回路族の濃度を解析的及びシミュレーションにより明らかにする.更に,各種のシフトレジスタ等価回路を列挙する問題,所望のシフトレジスタ等価回路を合成する問題,シフトレジスタ等価回路の状態を正当化・観測する問題,シフトレジスタ等価回路の安全状態を同定する問題を考察し,それらを解くプログラムSREEP(Shift Register Equivalents Enumeration and Synthesis Program)を紹介する.

収録刊行物

  • 電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edition)

    電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edition) 93(11), 2426-2436, 2010-11-01

    一般社団法人電子情報通信学会

参考文献:  14件中 1-14件 を表示

被引用文献:  1件中 1-1件 を表示

各種コード

  • NII論文ID(NAID)
    110007880365
  • NII書誌ID(NCID)
    AA12099634
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    18804535
  • NDL 記事登録ID
    10892966
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-779
  • データ提供元
    CJP書誌  CJP引用  NDL  NII-ELS 
ページトップへ