バイナリ変換によるデータプリフェッチのためのハードウェア削減手法

IPSJ Web Site

Bibliographic Information

Other Title
  • バイナリ ヘンカン ニ ヨル データプリフェッチ ノ タメ ノ ハードウェア サクゲン シュホウ
  • A Technique for Reducing Data Prefetch Hardware Using Binary Translation

Search this article

Abstract

プロセッサの動作速度とメモリアクセススピードの間には大きな速度差があり，その速度差は現在も増大を続け，プロセッサの計算速度向上の妨げとなっている．この問題はメモリウォール問題として広く知られている．これまで，メモリウォール問題を改善するための手法の 1 つとしてデータプリフェッチが研究されてきた．データプリフェッチはコンパイラによるソフトウェアプリフェッチと専用ハードウェアを用いたハードウェアプリフェッチに大きく分類することができる．一般的に，ソフトウェアプリフェッチは予測精度が悪く，ハードウェアプリフェッチは予測精度は高いがハードウェアコストが高い．本稿は，ネイティブバイナリに対する動的最適化手法を用いることで，予測精度が高くハードウェアコストの低いデータプリフェッチを実現する手法を提案する．シミュレーションにより提案手法が他のプリフェッチ手法に比べて，同等もしくはそれ以上の性能持つことを確認した．また，それぞれの必要メモリ量の見積りを行い，提案手法ハードウェア規模がきわめて小さいことを示した．

There is a significant gap between processor's operational speed and memory access speed, and currently the gap is increasing. This problem is widely known as memory wall problem. Data prefetch techniques have been studied as a way to alleviate the memory wall problem. Data prefetch techniques can be devided roughly into software prefetch by using a compiler and hardware prefetch by using dedicated hardware. In general, prefetch accuracy of software prefetch techniques is lower than that of hardware prefetch and hardware prefetch while hardware prefetch requires higher cost of dedicated hardware. In this paper, we propose a prefetch technique that can achive both low hardware cost and accurate prefetching by using a dynamic optimization technique for native binary. We confirmed that the proposed techniques can had similar or better performance than conventional prefetch techniques by simulation, and we showed that hardware scale of the proposed techniques was much small by estimating required memory for each technique.

Journal

Related Projects

See more

Keywords

Details 詳細情報について

Report a problem

Back to top