可変レベルキャッシュ用モード切換手法のマルチコア環境への適用と評価  [in Japanese] Introducing Variable Level Cache into Multiprocessor environments and its Evalution  [in Japanese]

Access this Article

Search this Article

Author(s)

Abstract

現在,プロセッサには高性能と低消費エネルギーの両立が求められている.特に,回路の微細化にともないリークエネルギーが増加しているため,リークエネルギーを削減することが重要である.そこで我々は,キャッシュの消費エネルギーを削減する手法の一つとして可変レベルキャッシュを提案している.可変レベルキャッシュとはキャッシュの容量を動的に変化させる手法で,性能が必要なときには通常の容量,必要でないときにはキャッシュ容量の半分をスリープモードに移行し,1 つ下位レベルの Exclusive cache として動作させることで,低消費エネルギー化を目指す手法である.これまでに我々はシングルプロセッサ環境においてその有効性を示している.しかし,現在汎用プロセッサにおいて主流となっているのはマルチコアプロセッサである.そこで,本稿では可変レベルキャッシュをマルチコア環境へ実装し評価を行う.しかし,従来手法そのままマルチコア環境に適用した場合,性能が劣化する場合がある.そこで,キャッシュ容量切換え制御の新たな手法を提案し,その評価を行った.その結果,提案手法はマルチプロセッサ環境において従来手法を単純に適用した場合よりも,電力遅延積において 7% 程度改善された.Power dissipation is a major concern not only for mobile computing but also high performance computing, and achieving both low energy and high performance at the same time is required. It is paticularly important to reduce leakage energy consumed in a cache memory because power dissipation by leakage energy current is dominant factor in deep submicron technologies and a cache memory consists of a large number of transistors. So, we propose Variable Level Cache to achieve both low energy consumption and high performance simultaneously. Variable Level Cache analyzes cache performance dynamically and if it detects that the currents running program does not need so large capacity of cache memory, half of the cache memory is put into standby mode, and is treated as a lower level exclusive cache. Variable Level Cache successed in reducing leakage energy. However, general-purpose processor shifts into the mainstream multiprocessor. So, this paper, introduces Variable Level Cache technique into multiprocessor environments. This paper also improves mode swiching approach for Variable Level Cache to be suitable in multiprocessor environments. According to the simulation results, the performance of Variable Level Cache is about 7% superior to that of conventional Variable Level Cache in the energy-delay product.

Journal

  • 研究報告計算機アーキテクチャ(ARC)

    研究報告計算機アーキテクチャ(ARC) 2010-ARC-190(12), 1-8, 2010-07-27

    情報処理学会

References:  12

Codes

  • NII Article ID (NAID)
    110007997662
  • NII NACSIS-CAT ID (NCID)
    AN10096105
  • Text Lang
    JPN
  • Article Type
    Technical Report
  • ISSN
    09196072
  • NDL Article ID
    025084957
  • NDL Call No.
    YH247-911
  • Data Source
    CJP  NDL  NII-ELS  IPSJ 
Page Top