DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析  [in Japanese] Direct Measurement and Analysis of Static Noise Margin in SRAM Cells Using DMA TEG  [in Japanese]

Search this Article

Author(s)

Abstract

16kビットSRAMセルの大規模デバイスマトリクスアレーTEG(DMA-TEG)を設計・試作し,SRAMのスタティックノイズマージン(SNM)とセル内の個々のトランジスタ特性のばらつきを直接測定した.測定の結果,片側のSNMは±4σまで正規分布を示すことが明らかとなった.また,測定したV_<th>をそのまま用いてSNMのシミュレーションを行ったところ,シミュレーションによるSNMは実測したSNMより大きいことが明らかとなった.この結果から,実測のSNMばらつきはV_<th>ばらつきのみでは説明できず,電流ばらつきやDIBLばらつきも考慮すべきであることが明らかとなった.

A special device-matrix-array (DMA) TEG of 16k bit SRAM cells has been designed. Static noise margins (SNM) and 6 transistors in cells are directly measured and their fluctuations are examined. It is found for the first time that one-side SNM follows the normal distribution up to ±4σ. It is also found that the cell stability is worse than circuit simulation using V_<th> of measured 6 transistors.

Journal

  • IEICE technical report

    IEICE technical report 110(182), 111-114, 2010-08-19

    The Institute of Electronics, Information and Communication Engineers

References:  10

Codes

  • NII Article ID (NAID)
    110008095009
  • NII NACSIS-CAT ID (NCID)
    AN10013254
  • Text Lang
    JPN
  • Article Type
    REV
  • ISSN
    09135685
  • NDL Article ID
    10817374
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  NDL  NII-ELS 
Page Top