スクラッチパッドメモリとコード配置最適化による低消費エネルギーASIP合成手法 An Energy-efficient ASIP Synthesis Method Using Scratchpad Memory and Code Placement Optimization

この論文をさがす

著者

    • 嶋田 吉倫 SHIMADA Yoshinori
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University
    • 史 又華 SHI Youhua
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University
    • 戸川 望 [他] TOGAWA Nozomu
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University
    • 柳澤 政生 YANAGISAWA Masao
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University
    • 大附 辰夫 OHTSUKI Tatsuo
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University

抄録

本稿ではVLIW型ASIPを対象としたハードウェア/ソフトウェア(HW/SW)ASIP協調合成システムSPADESにおける消費エネルギー削減手法を提案する.ASIPにおいて命令メモリが占める消費エネルギーの割合は大きく,命令メモリの消費エネルギー削減が課題となっている.そこで我々は,SPADESを対象としたスクラッチパッドメモリアーキテクチャと,コード配置最適化手法を提案する.提案するスクラッチパッドメモリアーキテクチャは,プログラムカウンタによりスクラッチパッドメモリへ配置するデータを判別する.コード配置最適化手法は,アプリケーションCFGから消費エネルギー最小となるコード配置とスクラッチパッドメモリのサイズを決定する.これにより命令メモリのアクセス数を削減し,消費エネルギーを削減することができる.計算機実験により,メモリを含むプロセッサ全体で平均47.9%の消費エネルギー削減を確認した.

In this paper, we propose an energy-efficient ASIP synthesis method using scratchpad memory. Due to the fact that a significant amount of power is consumed in the instruction memory, how to develop energy-efficient memory structure becomes important in reducing the overall power consumption of the system. Our method is based on the idea of using scratchpad memory with code placement optimization. The proposed memory architecture can copy data from instruction memory to scratchpad meory under the control of on-chip program counter. With an inputted application CFG, the proposed code placement optimization is used to decide both the code allocations and the required scratchpad memory size for energy minimization. By doing this, the total energy consumption could be reduced as the number of instruction memory accesses is reduced. Experimental results on Mediabench are included to show the effectiveness of the proposed method, in which on average 47.9% energy consumption could be reduced.

収録刊行物

  • 電子情報通信学会技術研究報告. VLD, VLSI設計技術

    電子情報通信学会技術研究報告. VLD, VLSI設計技術 110(432), 25-30, 2011-02-23

    一般社団法人電子情報通信学会

参考文献:  14件中 1-14件 を表示

各種コード

  • NII論文ID(NAID)
    110008689537
  • NII書誌ID(NCID)
    AN10013323
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    09135685
  • NDL 記事登録ID
    11047881
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-940
  • データ提供元
    CJP書誌  NDL  NII-ELS 
ページトップへ