FPGA上に実現した可変レイテンシ回路の性能評価

• 右近 祐太

• 安藤 健太

• 高橋 篤司

書誌事項

タイトル別名

• FPGA ジョウ ニ ジツゲン シタ カヘン レイテンシ カイロ ノ セイノウ ヒョウカ
• Performance of the Evaluation of a Variable-Latency-Circuit on FPGA
• VLSI設計技術
• VLSI セッケイ ギジュツ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 111 (450), 127-132, 2012-03

  東京 : 電子情報通信学会

キーワード

• エラー検出・回復
• 可変レイテンシ回路
• 遅延エラー
• 実効クロック周期
• 設計制約
• FPGA
• Error Detection/Correction (EDC)
• Variable Latency Circuit (VLC)
• delay error
• effective clock period
• design constraint
• Field Programmable Gate Array (FPGA)

詳細情報

• CRID: 1520009410143488640
• NII論文ID: 110009545709
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 023575626
• Web Site: http://id.ndl.go.jp/bib/023575626
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I023575626
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles
  • KAKEN