三次元LSIのフロアプラン探索に適した解空間  [in Japanese] An Efficient Solution Space for Floorplan of 3D-LSI  [in Japanese]

Search this Article

Author(s)

    • 手塚 寛 TEZUKA Hiroshi
    • 東京農工大学大学院電気電子工学専攻 Department of Electrical and Electronic Engineering, Tokyo University of Agriculture and Technology
    • 藤吉 邦洋 FUJIYOSHI Kunihiro
    • 東京農工大学大学院電気電子工学専攻 Department of Electrical and Electronic Engineering, Tokyo University of Agriculture and Technology

Abstract

三次元LSIフロアプランの効率の良い探索を可能にするため,単一のsequence-pairと数列を用いた表現方法とその隣接解生成法を提案する.そして,各層にsequence-pairを割り当て表現する方法との比較実験により有効性を確認した.

Journal

  • The Transactions of the Institute of Electronics, Information and Communication Engineers. A

    The Transactions of the Institute of Electronics, Information and Communication Engineers. A 96(3), 129-133, 2013-03-01

    The Institute of Electronics, Information and Communication Engineers

References:  9

Codes

  • NII Article ID (NAID)
    110009594441
  • NII NACSIS-CAT ID (NCID)
    AN10013345
  • Text Lang
    JPN
  • Article Type
    SHO
  • ISSN
    09135707
  • NDL Article ID
    024318729
  • NDL Call No.
    Z16-605
  • Data Source
    CJP  NDL  NII-ELS 
Page Top