SFQ回路を用いたビットスライス浮動小数点加算器  [in Japanese] SFQ Bit-Slice Floating Point Adder  [in Japanese]

Search this Article

Author(s)

Abstract

単一磁束量子(SFQ)回路は低消費電力性,高速動作性に優れる.現在,高性能コンピュータ用のSFQによる実現に適した演算アクセラレータとして大規模再構成可能データパス(LSRDP)が提案されている.SFQ LSRDP用の演算器はビットシリアル方式を用いているが,ビットシリアル演算器は入力データのビット長が大きくなるほど動作クロック数が増大しスループットが低下する.本報告ではビットスライス浮動小数点加算器を提案する.ビットスライス浮動小数点加算器では科学技術計算で利用される精度の高い演算を,ビットシリアル浮動小数点加算器より少ないクロック数で実行できる.提案するkビット・ビットスライス浮動小数点加算器では,入力データに基数2^kの浮動小数点フォーマットを用いる.kビット・ビットスライス浮動小数点加算器はビットシリアル浮動小数点加算器と比べ,ハードウェア量が若干増加するものの,動作クロック数をおよそl/kに削減でき,スループットがおよそk倍になると期待できる.

Single Flux Quantum (SFQ) circuits operate at high-speed with low-power consumption. A Large-Scale Reconfigurable Data Path (LSRDP) is proposed as an accelerator of a high-performance computer. The previously proposed floating-point arithmetic units (FPUs) for SFQ-LSRDP are based on the bit-serial architecture. For accomplishing an operation on long-bit data, bit-serial FPUs take a lot of clock cycles, and their throughputs are low. In this report, we propose bit-slice floating-point adders (FPAs). For a k-bit bit-slice FPA, we employ a radix-2^k floating-point number format. Compared to the bit-serial FPA, a k-bit bit-slice FPA takes about 1/k number clock cycles with slightly larger hardware, and its throughput is expected to be k times higher.

Journal

  • Technical report of IEICE. SCE

    Technical report of IEICE. SCE 112(138), 13-17, 2012-07-12

    The Institute of Electronics, Information and Communication Engineers

References:  8

Codes

  • NII Article ID (NAID)
    110009626379
  • NII NACSIS-CAT ID (NCID)
    AN10012885
  • Text Lang
    JPN
  • Article Type
    ART
  • ISSN
    0913-5685
  • NDL Article ID
    023872679
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  NDL  NII-ELS 
Page Top