電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計

• 上ノ原 誠二

• 厚地 泰輔

• 松坂 建治

書誌事項

タイトル別名

• デンアツ ・ デンリュウ サンプリング ホウシキ ニ ヨル シキイチ ケツゴウ CMOS カオス カイロ ノ セッケイ
• Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling
• 非線形問題
• ヒセンケイ モンダイ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112 (389), 105-110, 2013-01

  東京 : 電子情報通信学会

キーワード

• CMOS集積回路
• 大規模結合アレイ
• 電圧・電流サンプリング方式
• PWM
• CMOS integrated circuit
• large-scale coupled system
• voltage/current-sampling mode

詳細情報

• CRID: 1520290884264000384
• NII論文ID: 110009728129
• NII論文ID: 110009727586
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 024261165
• NDL書誌ID: 024261945
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I024261165
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I024261945
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles