C-12-8 トランジスタサイズに着目した微細CMOS D-FF回路の高速化設計手法(C-12.集積回路)  [in Japanese] C-12-8 High Speed Design Method of D-FF Circuit Focused on Transistor Size in Sub-100nm CMOS  [in Japanese]

Search this Article

Author(s)

    • 浜田 泰輔 Hamada Taisuke
    • 滋賀県立大学工学部電子システム工学科 Dept. Electronic Systems EngineeringThe University of Shiga Prefecture
    • 井上 洋 Inoue Hiroshi
    • 滋賀県立大学工学部電子システム工学科 Dept. Electronic Systems EngineeringThe University of Shiga Prefecture
    • 岸根 桂路 Kishine Keiji
    • 滋賀県立大学工学部電子システム工学科 Dept. Electronic Systems EngineeringThe University of Shiga Prefecture
    • 土谷 亮 Tsuchiya Akira
    • 京都大学情報学研究科通信情報シ Dept. Communications and Computer Engineering Kyoto University
    • 久保木 猛 Kuboki Takeshi
    • 京都大学情報学研究科通信情報システム専攻 Dept. Communications and Computer Engineering Kyoto University
    • 稲葉 博美 Inaba Hiromi
    • 滋賀県立大学工学部電子システム工学科 Dept. Electronic Systems EngineeringThe University of Shiga Prefecture

Journal

  • Proceedings of the IEICE General Conference

    Proceedings of the IEICE General Conference 2013年_エレクトロニクス(2), 79, 2013-03-05

    The Institute of Electronics, Information and Communication Engineers

Codes

  • NII Article ID (NAID)
    110009767117
  • NII NACSIS-CAT ID (NCID)
    AN10471452
  • Text Lang
    JPN
  • Data Source
    NII-ELS 
Page Top