予測残差長の偏りを利用した小面積帯域圧縮ハードウェアの提案

書誌事項

タイトル別名
  • Small Bandwidth Compression Hardware Exploited Distribution of Length of Prediction Residual

この論文をさがす

抄録

本稿では,ハードウェアによる数値計算を高性能化する,帯域圧縮のための小面積データ圧縮ハードウェアの実現手法について述べる.FPGA を用いた数値計算への帯域圧縮適用には,複数チャネル化への対応のため圧縮ハードウェアの大幅な小面積化が不可欠である.面積増大の原因となるバレルシフタのリソース使用を削減するために,予測残差長の偏りを利用した手法を提案する.この提案手法に対して,モデル化した残差長分布による圧縮性能評価を行い,圧縮率の傾向と適用するデータについての考察を行う.また,ハードウェア実装による回路面積の評価から,帯域圧縮ハードウェアの小面積化を実現できたことを示す.これらの評価から得られた圧縮性能と回路面積の両方において,提案手法が小面積帯域圧縮ハードウェア実現に有効であることを示す.

収録刊行物

関連プロジェクト

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1572543027721677952
  • NII論文ID
    110009868146
  • NII書誌ID
    AA11451459
  • ISSN
    09196072
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles
    • KAKEN

問題の指摘

ページトップへ