PWM制御向け高時間分解能信号生成回路のFPGA実装
書誌事項
- タイトル別名
-
- FPGA Implementation of a High Time Resolution Signal Generation Circuit for PWM
この論文をさがす
抄録
近年,電子機器の省エネ化への取り組みとしてスイッチング電源のディジタル制御とその高周波化が注目されている.FPGA を用いたディジタル制御電源は電圧の変化に対する効果的な制御をリアルタイムに行うことができ,高速な並列演算回路によって制御の高速化が可能となる.一方,スイッチング電源の高周波化に対応するためには,FPGA の資源使用量を抑えつつ,PWM 制御の時間分解能を向上させる方法を考えることが課題となる.そこで,本稿ではパラレルデータをシリアルデータに変換する SerDes プリミィブとシリアルデータの遅延量を細粒度に変更できる ODELAYE2 プリミティブを組み合わせた新しい PWM 信号生成回路を提案する.この回路を実際に PPGA に実装したところ,約 0.08ns の時間分解能を持つ PWM 信号を生成することができ,遅延の線形性についても概ね良好であることを確認した.また,資源使用数については,Slice 数 37,FlipFlop 数 63,LUT 数 98 となり,少ない回路規模で実現できることが明かになった.
収録刊行物
-
- 情報処理学会研究報告. SLDM, [システムLSI設計技術]
-
情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015 (16), 1-6, 2015-01-22
一般社団法人情報処理学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1571417127814830976
-
- NII論文ID
- 110009868148
-
- NII書誌ID
- AA11451459
-
- ISSN
- 09196072
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles
- KAKEN