HDR-mcvを対象とした複数クロックドメインおよび複数電源電圧による低電力化高位合成手法 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地) Energy-efficient High-level Synthesis Algorithm targeting HDR-mcv Architecture with Multiple Clock Domains and Multiple Supply Voltages

この論文をさがす

著者

    • 阿部 晋矢 ABE Shin-ya
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University
    • 宇佐美 公良 [他] USAMI Kimiyoshi
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻:芝浦工業大学工学部情報工学科 Dept. of Computer Science and Engineering, Waseda University:Dept. of Information Science and Engineering, Shibaura Institute of Technology
    • 柳澤 政生 YANAGISAWA Masao
    • 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Dept. of Electronic and Photonic Systems, Waseda University
    • 戸川 望 TOGAWA Nozomu
    • 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University

抄録

低電力かつ高速なLSIの設計へ向け,配線遅延を考慮しながら複数クロックドメイン,複数電源電圧を同時に適用可能なHDR-mcvおよび高位合成手法が提案された.従来手法はクロックおよび電圧をハドルと呼ぶ区画毎に割り当てるが,クロックツリー数の増加による消費エネルギーのオーバヘッドが無視できない.提案手法はクロックに同期する論理,および演算回路に対し独立に電圧を割り当てることで,クロックツリー数を増加せずに複数クロックドメインと複数電源電圧を同時適用する.計算機実験結果により,提案手法は従来のHDR-mcvアーキテクチャを対象とした高位合成アルゴリズムと比較し50%程度消費エネルギーを削減し,最終的に従来のレジスタ分散型アーキテクチャと比較し提案手法は60%程度消費エネルギーを削減できることを確認した.

An HDR-mcv architecture, which integrates multiple supply voltages and multiple clock domains into high-level synthesis and enables us to estimate interconnection delay effects during high-level synthesis, has been proposed with the corresponding synthesis algorithm. They assign voltages and clock frequencies to huddles which are the partitions for interconnection delay estimation during high-level synthesis. However, the voltage and clock assignment may have some energy overheads due to the increased clock trees. In this paper, we propose a new HDR-mcv architecture in which supply voltages are assigned to functional logics and clock synchronization logics separately. Next, we propose a high-level synthesis algorithm for the architecture, which can assign clock frequencies and supply voltages on the bases of the placement and energy informations. Experimental results show that the proposed method achieves 50% energy-saving compared with the conventional HDR-mcv architecture and 60% energy-saving compared with the existing high-level synthesis methods.

収録刊行物

  • 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(328), 203-208, 2014-11-26

    一般社団法人電子情報通信学会

各種コード

  • NII論文ID(NAID)
    110009962342
  • NII書誌ID(NCID)
    AN10013323
  • 本文言語コード
    JPN
  • ISSN
    0913-5685
  • NDL 記事登録ID
    025983180
  • NDL 請求記号
    Z16-940
  • データ提供元
    NDL  NII-ELS 
ページトップへ