A-6-4 FPGA実装を考慮したセレクタ論理型ボリュームレンダリング回路の改良と評価(A-6.VLSI設計技術,一般セッション)  [in Japanese] A-6-4 Improvement and Evaluation of Selector-logic-based Volume Rendering Circuits for FPGAs  [in Japanese]

Search this Article

Author(s)

    • 五十嵐 啓太 Igarashi Keita
    • 早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻 Dept. of Computer Science and Communications Engineering, Waseda University
    • 柳澤 政生 Yanagisawa Masao
    • 早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻 Dept. of Computer Science and Communications Engineering, Waseda University
    • 戸川 望 Togawa Nozomu
    • 早稲田大学大学院基幹理工学研究科情報理工・情報通信専攻 Dept. of Computer Science and Communications Engineering, Waseda University

Journal

  • Proceedings of the IEICE Engineering Sciences Society/NOLTA Society Conference

    Proceedings of the IEICE Engineering Sciences Society/NOLTA Society Conference 2016年_基礎・境界, 78, 2016-03-01

    The Institute of Electronics, Information and Communication Engineers

Codes

  • NII Article ID (NAID)
    110010023117
  • NII NACSIS-CAT ID (NCID)
    AA12732012
  • Text Lang
    JPN
  • ISSN
    2189700X
  • Data Source
    NII-ELS 
Page Top