命令カスケーディングを利用する耐ばらつきアーキテクチャにおける命令の重要度
-
- 渡辺, 慎吾
- 九州工業大学大学院情報工学研究科情報科学専攻
-
- Sato, Toshinori
- System LSI Research Center, Kyushu University
書誌事項
- タイトル別名
-
- Exploiting Instruction Criticality on Variation Resilient Microarchitecture Utilizing Instruction Cascading
抄録
近年，LSI の微細化が進み製造ばらつきが深刻になっている．特にチップ内で発生するトランジスタ 特性のランダムなばらつきが問題である．トランジスタ特性のばらつきは回路遅延にばらつきを生じ させる．本研究では，回路遅延の統計的性質に着目し，命令カスケーディングを利用することで回路 遅延ばらつきを縮小することを検討している．しかし，ばらつきに配慮するために，プロセッサの性 能を大きく低下させることは許容できない．本稿では命令カスケーディングおける命令の重要度に着 目し，性能維持の可能性についての調査を行う.
情報処理学会九州支部若手の会セミナー 日時:2007年9月3,4日 会場:国民宿舎 波戸岬（唐津市）
収録刊行物
-
- 情報処理学会九州支部若手の会セミナー講演論文集
-
情報処理学会九州支部若手の会セミナー講演論文集 21-26, 2007-09
情報処理学会九州支部
