ヒステリシスを有する可変しきいMOSゲート

• 長田 康敬

  琉球大学 工学部 電子情報通信コース

• 河口 万由香

  北海道大学大学院情報科学研究科

• 山田 親稔

  沖縄工業高等専門学校

• 宮城 武志

  琉球大学 工学部 電子情報通信コース

書誌事項

タイトル別名

• Hysterisial Variable-Threshold MOS Gates
• ヒステリシス オ ユウスル カヘン シキイ MOS ゲート

抄録

Asynchronous circuits are a technique in order to solve the some serious synchronous circuits' problems such as clock skew, power consumption and electromagnetic noise. In this paper, we designed histerisial variable-threshold gates based on neuron MOS transistors for asynchronous circuits. The proposed hysteresial variable-threshold gates are also expected usuful for neural networks or machine larning for the hysteresis, that is memory, characteristics. The developed gates having variable-threshold operations can be used to set a threshold of a neuron. The simulation results of hysteresial variable-threshold gates are provided with SPICE simulator. The synthesized hysterisial variable-threshold gates has three gate-inputs and two control wires. Then asynchronous half-adder is demonstrated as an arithmetic circuit example.

収録刊行物

• 電気学会論文誌Ｃ（電子・情報・システム部門誌）

  電気学会論文誌Ｃ（電子・情報・システム部門誌） 139 (9), 958-963, 2019-09-01

  一般社団法人 電気学会

キーワード

• しきいゲート
• 非同期回路
• 可変しきい値
• ヒステリシスゲート
• ニューロンMOS

詳細情報

• CRID: 1390282752321116160
• NII論文ID: 130007700122
• NII書誌ID: AN10065950
• DOI: 10.1541/ieejeiss.139.958
• ISSN: 13488155
• ISSN: 03854221
• NDL書誌ID: 029972151
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I029972151
• Web Site: https://www.jstage.jst.go.jp/article/ieejeiss/139/9/139_958/_pdf
• 本文言語コード: ja
• データソース種別:
  • JaLC
  • NDL
  • Crossref
  • CiNii Articles
  • KAKEN
• 抄録ライセンスフラグ: 使用不可