オートゼロ技術を用いた演算増幅器のオフセット電圧および出力電圧リプルの低減

• 元木 真太郎

  山梨大学

• 佐藤 隆英

  山梨大学

• 小川 覚美

  山梨大学

書誌事項

タイトル別名

• Offset Voltage and Output Voltage Ripple Reduction of an Operational Amplifier using Auto-zero Technique
• オートゼロ ギジュツ オ モチイタ エンザン ゾウフクキ ノ オフセット デンアツ オヨビ シュツリョク デンアツ リプル ノ テイゲン

抄録

In this paper, an auto-zero amplifier which reduces the offset voltage and output voltage ripple caused by the non-ideal characteristics of CMOS switches is proposed. Three capacitors are used to store the compensation voltage for an internal amplifier in the proposed circuit. The capacitors hold the voltage between two input terminals of the amplifiers even if a charge injection and/or a clock feed through occur at CMOS switches. The proposed circuit reduces the output offset voltage to 43.8% and the output voltage ripple to 42.8% compared to the conventional circuit.

収録刊行物

• 電気学会論文誌Ｃ（電子・情報・システム部門誌）

  電気学会論文誌Ｃ（電子・情報・システム部門誌） 140 (1), 32-37, 2020-01-01

  一般社団法人 電気学会

キーワード

• 演算増幅器
• オートゼロ技術
• オフセット電圧
• 出力電圧リプル

詳細情報

• CRID: 1390283659837190400
• NII論文ID: 130007779194
• NII書誌ID: AN10065950
• DOI: 10.1541/ieejeiss.140.32
• ISSN: 13488155
• ISSN: 03854221
• NDL書誌ID: 030204139
• Web Site: http://id.ndl.go.jp/bib/030204139
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I030204139
• Web Site: https://www.jstage.jst.go.jp/article/ieejeiss/140/1/140_32/_pdf
• 本文言語コード: ja
• データソース種別:
  • JaLC
  • NDL
  • Crossref
  • CiNii Articles
  • KAKEN
• 抄録ライセンスフラグ: 使用不可