Switch-on-Future-Eventマルチスレッディングの改良と評価

• 倉田, 成己

• 塩谷, 亮太

• 五島, 正裕

• 坂井, 修一

Bibliographic Information

Other Title

• Improvement and Evaluation of Switch-on-Future-Event Multithreading

Abstract

シングル・プログラムの性能向上を妨げる大きな要因の 1 つとして delinquent 命令がある．delinquent 命令とは，分岐予測ミスやキャッシュ・ミスなどのミス・ペナルティを頻繁に発生させる少数の静的な命令であり，またその大部分は比較的小さなループ中で実行されている．この delinquent 命令に対する手法としてヘルパースレッディングがあるが，これはプロセッサの資源を消費する．そのため，ミス・ペナルティが減少しているにも関わらず性能向上が最大でも 5.2% にとどまることが評価によりわかった．一方，我々の提案するループをマルチスレッド実行する手法ではそのような資源の消費が起きないため，より大きな性能向上が期待できる．さらにフェッチポリシを改良し，これまで理想化していたキャッシュのログを現実的な容量とした状態での評価で平均 10.5%，最大で 33.5% の性能向上となることを確認した．

Delinquent instructions are one of the largest causes of degrading performance of a single program. Delinquent instructions are a few static instructions that cause many branch prediction misses or cache misses, most of which are executed relatively in small loops. Helper threading is one of the existing techniques to hide latency of delinquent instructions, but this technique consumes extra resources of the processor. Therefore, although miss penalties have decreased, it only achieves performance improvement at a maximum of 5.2%. On the other hand, our latency hiding method of delinquent instructions by multithread execution of a loop does not consume the resources of the processor in such a way, so we can promise better performance improvement. In this paper, we propose improved instruction fetch policy of the method, and logs of speculative memory accesses in a realistic way, which we have been idealized. Simulation results shows that our proposal achieves performance improvement by an average of 10.5% and a maximum of 33.5%.

Journal

• 先進的計算基盤システムシンポジウム論文集

  先進的計算基盤システムシンポジウム論文集 2011 82-91, 2011-05-18

Keywords

• マイクロアーキテクチャ

Details

• CRID: 1050855522091340032
• NII Article ID: 170000065629
• Web Site: http://id.nii.ac.jp/1001/00074349/
• Text Lang: ja
• Article Type: conference paper
• Data Source:
  • IRDB
  • CiNii Articles
  • KAKEN