ロード/ストアの命令アドレスによる選択的キャッシュ・ライン・アロケーション

IPSJ

Bibliographic Information

Other Title
  • Selective Cache Line Allocation with Load/Store Instruction Address.

Abstract

マルチスレッド実行環境では，キャッシュは複数スレッドによって共有されており，各スレッドからのアクセスが集中する．そのため，共有キャッシュでは多くの競合が発生し，プロセッサ全体の性能を低下させる要因となっている．共有キャッシュにおける競合を緩和する研究は従来から行われてきたが，それらはいずれも，スレッドの挙動に着目したものであった．すなわち，キャッシュを有効活用できないスレッドを検出し，それが利用するキャッシュの容量を制限することで，プロセッサ全体の性能を改善する．一方，我々は，個々のロード/ストア命令の挙動に着目する．すなわち，キャッシュを有効活用できない命令にキャッシュを利用させないようにすることで，プロセッサ全体の性能を改善する．具体的には，ほとんどヒットしないラインをアクセスする命令を検出し，そのような命令がキャッシュ・ミスした際に，ミスしたラインをキャッシュにアロケートしないようにする．マルチスレッド・プロセッサに本手法を適用した結果，性能が最大で 19.5% 向上することがわかった．

In multithreaded processors, caches are exploited by plural threads. Therefore, several cache lines conflict on the shared chaches, then, it causes that the performance degrade in the processors. To solve this problem, a lot of researches have been done, however, all of them focus on aspects of the threads. That is, they detect a thread which can not exploit shared caches efficiently, and they limit the thread to exploit the chaches. On the other hand, we focus on aspects of the instructions. That is, we detect an instruction which accesses an unuseful cache line, and we avoid the line being allocated to the caches when the instruction misses the caches. Above technique achieves that the performance improves 19.5% in maximum when it is applied to multithreaded processors.

Journal

Related Projects

See more

Keywords

Details 詳細情報について

  • CRID
    1050855522056364160
  • NII Article ID
    170000065684
  • Web Site
    http://id.nii.ac.jp/1001/00074404/
  • Text Lang
    ja
  • Article Type
    conference paper
  • Data Source
    • IRDB
    • CiNii Articles
    • KAKEN

Report a problem

Back to top