NEアカデミー アナログ強化塾(第5回)完全デジタルPLL回路,「ADPLL」を学ぶ NE academy: Intensive analog seminar (session 5) Tutorial on completely digital PLL circuit "ADPLL"

この論文にアクセスする

この論文をさがす

抄録

無線通信回路の周波数シンセサイザや,マイクロプロセサの高速クロック生成回路において,必須の回路がPLLである。通常はアナログ回路で実現する。このPLLを,すべてデジタル回路で構成するという設計コンセプトが「ADPLL」だ。実際にADPLLを利用した回路の研究開発を進めている群馬大学の小林氏らが,ADPLLの意義や,構成について解説する。

収録刊行物

  • 日経エレクトロニクス

    日経エレクトロニクス (1005), 100-107, 2009-06-01

    日経BP社

各種コード

  • NII論文ID(NAID)
    40016580798
  • NII書誌ID(NCID)
    AN0018467X
  • 本文言語コード
    JPN
  • ISSN
    03851680
  • NDL 記事登録ID
    10233413
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-751
  • データ提供元
    NDL  日経BP 
ページトップへ