FPGAの自己テストのためのTDCを用いたテストクロック観測手法の検討 (ディペンダブルコンピューティング) -- ((第2回)Winter Workshop on safety : 安全性に関する冬のワークショップ) A Test Clock Observation Method Using Time-to-Digital Converters for Built-in Self-Test in FPGAs

この論文をさがす

収録刊行物

  • 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(359), 37-42, 2017-12-15

    電子情報通信学会

各種コード

  • NII論文ID(NAID)
    40021432780
  • NII書誌ID(NCID)
    AA11645397
  • 本文言語コード
    JPN
  • ISSN
    0913-5685
  • NDL 記事登録ID
    028760637
  • NDL 請求記号
    Z16-940
  • データ提供元
    NDL 
ページトップへ