FPGAの自己テストのためのTDCを用いたテストクロック観測手法の検討

• 三宅 庸資

• 佐藤 康夫

• 梶原 誠司

書誌事項

タイトル別名

• FPGA ノ ジコ テスト ノ タメ ノ TDC オ モチイタ テストクロック カンソク シュホウ ノ ケントウ
• A Test Clock Observation Method Using Time-to-Digital Converters for Built-in Self-Test in FPGAs
• ディペンダブルコンピューティング ; (第2回)Winter Workshop on safety : 安全性に関する冬のワークショップ
• ディペンダブルコンピューティング ; (ダイ2カイ)Winter Workshop on safety : アンゼンセイ ニ カンスル フユ ノ ワークショップ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117 (359), 37-42, 2017-12-15

  東京 : 電子情報通信学会

キーワード

• FPGA
• 自己テスト
• 遅延テスト
• 可変テストクロック
• Time-to-Digital Converter
• Built-in Self-Test
• Delay testing
• Variable test clock

詳細情報

• CRID: 1520290884352943616
• NII論文ID: 40021432780
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 028760637
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I028760637
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles